



PY32M031 系列数据手册

32 位 ARM[®] Cortex[®]-M0+ 微控制器



Puya Semiconductor (Shanghai) Co., Ltd



产品特性

- 内核
 - 32 位 ARM® Cortex® - M0+
 - 最高 72 MHz 工作频率
- 存储器
 - 最大 64 Kbytes Flash 存储器
 - 最大 8 Kbytes SRAM
 - 128 Bytes User OTP Data
- 时钟系统
 - 内部 4/8/16/22.12/24 MHz RC 振荡器(HSI)
 - 内部 32.768 KHz RC 振荡器(LSI)
 - 4 ~ 32 MHz 晶体振荡器(HSE)
 - 32.768 KHz 低速晶体振荡器(LSE)
 - PLL(x2,x3)
- 电源管理和复位
 - 工作电压: 1.7 ~ 5.5 V
 - 低功耗模式: Sleep, Stop
 - 上电/掉电复位 (POR/PDR)
 - 掉电检测复位 (BOR)
 - 可编程的电压检测 (PVD)
- 通用输入输出(I/O)
 - 多达 23 个 I/O, 均可作为外部中断
 - 所有 GPIO 驱动电流最大 20 mA
 - 8 个 GPIO 支持超强灌电流, 可配置为 80 mA/60 mA/40 mA/20 mA
- 3 通道 DMA 控制器
- 1 x 12 位 ADC
 - 支持最多 10 个外部输入通道, 5 个内部通道
 - 输入电压转换范围: 0 ~ V_{CC}
 - V_{ADC-REF} 内部电压: 1.024/1.5/2.048/2.5 V
- 定时器
 - 1 个 16 位高级控制定时器 (TIM1)
 - 3 个通用的 16 位定时器 (TIM14/TIM16/TIM17)
 - 1 个通用的 32 位定时器(TIM2)
 - 1 个低功耗定时器(LPTIM), 支持从 stop 模式唤醒
 - 1 个独立看门狗定时器 (IWDG)
 - 1 个窗口看门狗定时器 (WWDG)
 - 1 个 SysTick timer
 - 1 个 IRTIM
- RTC
- 通讯接口
 - 2 个串行外设接口(SPI), 其中一个支持 I²S
 - 3 个通用同步/异步收发器(USART), 支持自动波特率检测, 其中 1 个支持 LIN
 - 2 个 I²C 接口, 支持标准模式 (100 KHz), 快速模式 (400 KHz), 快速增强模式(1MHz), 支持 7 位寻址模式
- 硬件 CRC-32 模块
- 2 个比较器
- 2 个运算放大器
- 硬件 32 位除法器, 数字协处理器 (开平方, 正余弦, 正反切)
- 唯一 UID
- 串行调试 (SWD)
- 工作温度: -40 ~ 105 °C
- 封装: QFN24、SSOP24

目录

产品特性	2
1. 简介	6
2. 功能概述	8
2.1. Arm® Cortex®-M0+ 内核.....	8
2.2. 存储器.....	8
2.3. Boot 模式.....	8
2.4. 时钟系统.....	9
2.5. 电源管理.....	11
2.5.1. 电源框图.....	11
2.5.2. 电源监控.....	11
2.5.3. 电压调节器.....	12
2.5.4. 低功耗模式.....	13
2.6. 复位.....	13
2.6.1. 电源复位.....	13
2.6.2. 系统复位.....	13
2.7. 通用输入输出 GPIO.....	13
2.8. 硬件除法器.....	13
2.9. CORDIC 数字信号协处理器.....	14
2.9.1. 硬件开方.....	14
2.9.2. 正余弦/正反切运算.....	14
2.10. DMA.....	14
2.11. 中断.....	14
2.11.1. 中断控制器 NVIC.....	14
2.11.2. 扩展中断 EXTI.....	15
2.12. 模数转换器 ADC.....	15
2.13. 比较器(COMP).....	16
2.13.1. COMP 主要特性.....	16
2.14. 运算放大器(OPA).....	16
2.15. 定时器.....	16
2.15.1. 高级定时器.....	16
2.15.2. 通用定时器.....	17
2.15.3. 低功耗定时器.....	18
2.15.4. IWDG.....	18
2.15.5. WWDG.....	18
2.15.6. SysTick timer.....	18
2.16. 实时时钟 RTC.....	18
2.17. I ² C 接口.....	19

2.18.	通用同步异步收发器 USART	19
2.19.	串行外设接口 SPI	20
2.20.	SWD	20
3.	引脚配置	21
3.1.	端口 A 复用功能映射	28
3.2.	端口 B 复用功能映射	29
3.3.	端口 F 复用功能映射	30
4.	存储器映射	31
5.	电气特性	35
5.1.	测试条件	35
5.1.1.	最小值和最大值	35
5.1.2.	典型值	35
5.2.	绝对最大额定值	35
5.3.	工作条件	36
5.3.1.	通用工作条件	36
5.3.2.	上下电工作条件	36
5.3.3.	内嵌复位和 LVD 模块特性	36
5.3.4.	工作电流特性	38
5.3.5.	低功耗模式唤醒时间	39
5.3.6.	外部时钟源特性	39
5.3.7.	内部高频时钟源 HSI 特性	42
5.3.8.	内部低频时钟源 LSI 特性	42
5.3.9.	锁相环 PLL 特性	42
5.3.10.	存储器特性	43
5.3.11.	EFT 特性	43
5.3.12.	ESD & LU 特性	43
5.3.13.	端口特性	43
5.3.14.	NRST 引脚特性	44
5.3.15.	ADC 特性	45
5.3.16.	比较器特性	46
5.3.17.	运算放大器特性	46
5.3.18.	温度传感器特性	47
5.3.19.	内置参考电压特性	47
5.3.20.	ADC 内置参考电压	47
5.3.21.	定时器特性	47
5.3.22.	通讯口特性	49
6.	封装信息	52
6.1.	QFN24 封装尺寸	52
6.2.	SSOP24 封装尺寸	53

7. 订购信息	54
8. 版本历史	55

Puya Confidential

1. 简介

PY32M031 系列微控制器采用高性能的 32 位 ARM® Cortex®-M0+ 内核，宽电压工作范围的 MCU。嵌入高达 64 Kbytes flash 和 8 Kbytes SRAM 存储器，最高工作频率 72 MHz。包含多种不同封装类型多款产品。芯片集成多路 I²C、SPI、USART 等通讯外设，1 路 12 位 ADC，4 个 16 位定时器，1 个 32 位定时器，以及 2 路比较器，2 路运算放大器。

PY32M031 系列微控制器的工作温度范围为 -40 °C ~ 105 °C，工作电压范围 1.7 V ~ 5.5 V。芯片提供 sleep, stop 低功耗工作模式，可以满足不同的低功耗应用。

PY32M031 系列微控制器适用于三相/单相 BLDC/PMSM、感应电机、伺服电机的驱动控制，常见应用场景列举如下：油烟机、空调风机、吊扇、落地扇、吸尘器、电吹风、工业风机、水泵、压缩机、电动车、电动工具、航模等。

表 1-1 PY32M031 系列产品规划及特征

外设		PY32M031E18U7	PY32M031E18M7
Flash (Kbytes)		64	64
SRAM (Kbytes)		8	8
定时器	高级定时器	1 *16-bit	
	通用定时器	3*16-bit, 1*32-bit	
	基本定时器	1	
	低功耗定时器	1	
	SysTick	1	
	Watchdog	2	
通讯口	SPI (I ² S)	2(1)	
	I ² C	2	
	USART(LIN)	3(1)	
DMA		3 ch	
RTC		Yes	
通用端口		23	22
ADC 通道 (外部+内部)		10+5	10+5
比较器		2	
放大器		2	
HDIV		Yes	
CORDIC Co-processor		Yes	
最高频率		72 MHz	
工作电压		1.7 ~ 5.5 V	
工作温度		-40 ~ 105 °C	
封装		QFN24	SSOP24




图 1-1 功能模块

2. 功能概述

2.1. Arm® Cortex®-M0+ 内核

Arm® Cortex®-M0+ 是一款为广泛的嵌入式应用设计的入门级 32 位 Arm Cortex 处理器。它为开发人员提供了显著的好处，包括：

- 结构简单，易于学习和编程
- 超低功耗，节能运行
- 精简的代码密度等

Cortex-M0+ 处理器是 32 位内核，面积和功耗优化高，为 2 级流水的冯诺伊曼架构。处理器通过精简但强大的指令集和广泛优化的设计，提供高端处理硬件，包含单周期乘法器，提供了 32 位架构计算机所期望的卓越性能，比其他 8 位和 16 位微控制器具有更高的代码密度。

Cortex-M0+ 与一个嵌套的矢量中断控制器(NVIC)紧密耦合。

2.2. 存储器

片内集成 SRAM。通过 bytes (8 位)、half-word (16 位) 或者 word (32 位) 的方式可访问 SRAM。

片内集成 Flash，包含两个不同的物理区域组成：

- Main flash 区域，它包含应用程序和用户数据
- Information 区域，4 Kbytes，它包括以下部分：
 - Option bytes
 - UID bytes
 - System memory
 - User OTP Data

对 Flash main memory 的保护包括以下几种机制：

- 读保护(RDP)，防止来自外部的访问。
- 写保护(WRP)控制，以防止不想要的写操作（由于程序存储器指针 PC 的混乱）。写保护的最小保护单位为 4 Kbytes。
- Option byte 写保护，专门的解锁设计。

2.3. Boot 模式

通过 BOOT0 pin 和 boot 配置位 nBOOT1（存放于 Option bytes 中），可选择三种不同的启动模式，如下表所示：

表 2-1 Boot 配置

Boot mode configuration		Mode
nBOOT1 bit	BOOT0 pin	
X	0	选择 Main flash 作为启动区
1	1	选择 System memory 作为启动区

Boot mode configuration		Mode
nBOOT1 bit	BOOT0 pin	
0	1	选择 SRAM 作为启动区

Boot loader 程序存储在 System memory，用于通过 USART 接口下载 Flash 程序。

2.4. 时钟系统

CPU 启动后默认系统时钟频率为 HSI 8 MHz，在程序运行后可以重新配置系统时钟频率和系统时钟源。可以选择的高频时钟有：

- 一个 4/8/16/22.12/24 MHz 可配置的内部高精度 HSI 时钟。
- 一个 32.768 KHz 可配置的内部 LSI 时钟。
- 4~32 MHz HSE 时钟，并且可以使能 CSS 功能检测 HSE。如果 CSS fail，硬件会自动转换系统时钟为 HSI，HSI 频率由软件配置。同时 CPU NMI 中断产生。
- 一个 32.768 KHz LSE 时钟。
- PLL 时钟，PLL 源可以选择 HSI 和 HSE。如果选择 HSE 源，当 CSS 使能并且 CSS fail 时，关闭 PLL 和 HSE，硬件选择系统时钟源为 HSI。

AHB 时钟可以基于系统时钟分频，APB 时钟可以基于 AHB 时钟分频。AHB 和 APB 时钟频率最高为 72 MHz。




图 2-1 系统时钟结构图

2.5. 电源管理

2.5.1. 电源框图




图 2-2 电源框图

表 2-2 电源框图

编号	电源	电源值	描述
1	V _{CC}	1.7 V ~ 5.5 V	供电范围 1.7 V ~ 5.5 V，通过电源管脚为芯片提供电源，其供电模块为：部分模拟电路。
2	V _{CCA}	1.7 V ~ 5.5 V	给大部分模拟模块供电，来自于 V _{CC}
3	V _{CCIO}	1.7 V ~ 5.5 V	给 IO 供电，来自于 V _{CC}

2.5.2. 电源监控

2.5.2.1. 上下电复位 (POR/PDR)

芯片内设计 Power on reset (POR) /Power down reset (PDR) 模块，为芯片提供上电和下电复位。该模块在各种模式之下都保持工作。

2.5.2.2. 欠压复位 (BOR)

除了 POR/PDR 外，还实现了 BOR (brown-out reset)。BOR 仅可以通过 option byte，进行使能和关闭操作。

当 BOR 被打开时，BOR 的阈值可以通过 Option byte 进行选择，且上升和下降检测点都可以被单独配置。




图 2-3 POR/PDR/BOR 阈值

2.5.2.3. 电压检测 (PVD)

Programmable voltage detector (PVD) 模块可以用来检测 V_{CC} 电源 (也可以检测 PB7 引脚的电压), 检测点可通过寄存器进行配置。当 V_{CC} 高于或者低于 PVD 的检测点时, 产生相应的复位标识。该事件内部连接到 EXTI 的 line 16, 取决于 EXTI line 16 上升/下降沿配置, 当 V_{CC} 上升超过 PVD 的检测点, 或者 V_{CC} 降低到 PVD 的检测点以下, 产生中断, 在中断服务程序中用户可以进行紧急的 shutdown 任务。




图 2-4 PVD 阈值

2.5.3. 电压调节器

芯片设计两种电压调节器模式：

- MR (Main regulator) 在芯片正常运行状态时保持工作。
- LPR (Low power regulator) 在 stop 模式下，提供更低功耗的选择。

2.5.4. 低功耗模式

芯片在正常的运行模式之外，有 2 个低功耗模式：

- **Sleep mode**: CPU 时钟关闭 (NVIC, SysTick 等工作)，外设可以配置为保持工作。（建议只使能必须工作的模块，在模块工作结束后关闭该模块）
- **Stop mode**: 该模式下 SRAM 和寄存器的内容保持，高速时钟 PLL、HSI 和 HSE 关闭，VDD 域下大部分模块的时钟都被停掉。GPIO, PVD, COMP output, RTC 和 LPTIM 可以唤醒 stop 模式。

2.6. 复位

芯片内设计两种复位，分别是：电源复位和系统复位。

2.6.1. 电源复位

电源复位在以下几种情况下产生：

- 上下电复位 (POR/PDR)
- 欠压复位 (BOR)

2.6.2. 系统复位

当产生以下事件时，产生系统复位：

- NRST pin 的复位
- 窗口看门狗复位(WWDG)
- 独立看门狗复位(IWDG)
- SYSRESETREQ 软件复位
- Option byte load 复位 (OBL)

2.7. 通用输入输出 GPIO

每个 GPIO 都可以由软件配置为输出 (push-pull 或者 open-drain)，输入 (floating, pull-up/pulldown, analog)，外设复用功能，锁定机制会冻结 I/O 口配置功能。

2.8. 硬件除法器

32 位有符号/无符号整数硬件除法器。

硬件除法器支持以下特性：

- 可配置有符号/无符号整数除法计算
- 32 位被除数，32 位除数

- 输出 32 位商和 32 位余数
- 除数为零警告标志位，除法运算结束标志位
- 8 个时钟周期完成一次除法运算
- 写除数寄存器触发除法运算开始
- 读商寄存器/余数寄存器时自动等待计算结束

2.9. CORDIC 数字信号协处理器

数字信号协处理器提供数学函数的硬件加速，通常用于电机控制，计量，信号处理等应用。包含开方运算和正余弦运算正反切运算的硬件加速运算模块，支持定点数的开方和正余弦，正反切运算。三角函数支持 $360^\circ/2^{16}$ 运算精度。

2.9.1. 硬件开方

被开方数为 32 位无符号数，平方根为 16 位无符号数。

- 16 个总线周期完成
- 可配置有符号/无符号整数除法计算

2.9.2. 正余弦/正反切运算

三角函数 Cordic 模块位宽为 16 位，Q15 定点数格式。

2.10. DMA

- 直接存储器存取(DMA)用来提供在外设和存储器之间或者存储器和存储器之间的高速数据传输。
- DMA 控制器有 3 条 DMA 通道，每条通道负责管理来自 1 个或者多个外设对存储器访问的请求。DMA 控制器包括处理 DMA 请求的仲裁器，用于处理各个 DMA 请求的优先级。
- DMA 支持循环的缓冲器管理，消除了当控制器到达缓冲器末端时需要干预用户代码。
- 每个通道都直接连接专用的硬件 DMA 请求，每个通道都同样支持软件触发。这些功能通过软件来配置。
- DMA 可用于主要外设:SPI, I²C, USART, 所有 TIMx 计时器(除了 TIM14 和 LPTIM)和 ADC。

2.11. 中断

PY32M031 通过 Cortex-M0+ 处理器内嵌的矢量中断控制器(NVIC)和一个扩展中断/事件控制器(EXTI)来处理异常。

2.11.1. 中断控制器 NVIC

NVIC 是 Cortex-M0+ 处理器内部紧耦合 IP。NVIC 可以处理来自处理器外部的 NMI (不可屏蔽中断)和可屏蔽外部中断，以及 Cortex-M0+ 内部异常。NVIC 提供了灵活的优先级管理。

处理器核心与 NVIC 的紧密耦合大大减少了中断事件和相应中断服务例程(ISR)启动之间的延迟。ISR 向量列在一个向量表中, 存储在 NVIC 的一个基地地址。要执行的 ISR 的向量地址是由向量表基址和用作偏移量的 ISR 序号组成的。

如果高优先级的中断事件发生, 而低优先级的中断事件刚好在等待响应, 稍后到达的高优先级的中断事件将首先被响应。另一种优化称为尾链 (tail-chaining)。当从一个高优先级的 ISR 返回时, 然后启动一个挂起的低优先级的 ISR, 将跳过不必要的处理器上下文的压栈和弹栈。这减少了延迟, 提高了电源效率。

NVIC 特性:

- 低延时中断处理
- 4 级中断优先级
- 支持 1 个 NMI 中断
- 支持 44 个可屏蔽外部中断
- 支持 10 个 Cortex-M0+ 异常
- 高优先级中断可打断低优先级中断响应
- 支持尾链(tail-chaining)优化
- 硬件中断向量检索

2.11.2. 扩展中断 EXTI

- EXTI 增加了处理物理线事件的灵活性, 并在处理器从 stop 模式唤醒时产生唤醒事件。
- EXTI 控制器有多个通道, 包括最多 16 个 GPIO, 1 个 PVD 输出, 2 个 COMP 输出, 以及 RTC 和 LPTIM 唤醒信号。其中 GPIO, PVD, COMP 可以配置上升沿、下降沿或双沿触发。任何 GPIO 信号通过选择信号配置为 EXTI0~15 通道。
- 每个 EXTI line 都可以通过寄存器独立屏蔽。
- EXTI 控制器可以捕获比内部时钟周期短的脉冲。
- EXTI 控制器中的寄存器锁存每个事件, 即使是在 stop 模式下, 处理器从停止模式唤醒后也能识别唤醒的来源, 或者识别引起中断的 GPIO 和事件。

2.12. 模数转换器 ADC

- 芯片具有 1 个 12 位的 SARADC。该模块共有最多 15 个要被测量的通道, 包括 10 个外部通道和 5 个内部通道。参考电压可选择片内精准电压 (1.024 V, 1.5 V, 2.048 V, 2.5 V), 电源电压。
- 内部通道包括 T_S , V_{refint} , $1/3 V_{CC}$, OPA1_OUT, OPA2_OUT。
- 各通道的转换模式可以设定为单次、连续、不连续模式。转换结果存储在左对齐或者右对齐的 16 位数据寄存器中。
- 多个通道选中时可以设置通道优先转换顺序。
- 模拟 watchdog 允许应用检测是否输入电压超出了用户定义的高或者低阈值。
- ADC 实现了在低频率下运行, 可获得很低的功耗。

- 在采样结束，转换结束，连续转换结束，模拟 watchdog 时转换电压超出阈值时产生中断请求。

2.13. 比较器(COMP)

芯片内集成 2 个通用比较器 COMP，也可以与 timer 组合在一起使用。比较器可以被如下使用：

- 被模拟信号触发，产生低功耗模式唤醒功能
- 模拟信号调节
- 当与来自 timer 的 PWM 输出连接时，Cycle by cycle 的电流控制回路

2.13.1. COMP 主要特性

- 每个比较器有可配置的正或者负输入，以实现灵活的电压选择
 - 多路 I/O pin
 - 电源 V_{CC}
 - Temperature sensor 的输出
 - 支持内部参考电压 VREFBUF 和 VCCA 的 64 阶分压
 - OPA 输出作为 INP 输入
- 迟滞功能可配置
- 可编程的速度和功耗
- 输出可以被连接到 I/O 或者 timer 的输入作为触发
 - OCREF_CLR 事件 (cycle by cycle 的电流控制)
 - 为快速 PWM shutdown 的刹车
 - timer IC 输入
- COMP1 和 COMP2 可以组合成 window COMP
- 每个 COMP 具有中断产生能力，用作芯片从低功耗模式 (sleep 和 stop 模式) 的唤醒 (通过 EXTI)
- 可配置数字滤波

2.14. 运算放大器(OPA)

OPA1/2 模块可以灵活配置，适用于简易滤波器和 Buffer 应用。

2.15. 定时器

PY32M031 不同定时器的特性如下表所示：

表 2-3 定时器特性

类型	Timer	位宽	计数方向	预分频	DMA	捕获/比较通道	互补输出
高级定时器	TIM1	16 位	上, 下, 中央对齐	1~65536	支持	4	3
通用定时器	TIM2	32 位	上, 下, 中央对齐	1~65536	支持	4	-
	TIM14	16 位	上	1~65536	-	1	-
	TIM16,TIM17	16 位	上	1~65536	支持	1	1

2.15.1. 高级定时器

- 16 bits 向上、向下或者向上向下的自动重载计数器
- 16 bits 可编程分频器，允许对计数器的时钟频率进行 1 到 65536 的分频
- 多达 4 个独立的通道
 - 输入捕获
 - 输出比较
 - PWM 产生（边缘或者中心对齐模式）
 - 单脉冲模式输出
 - 可重触发的单脉冲模式输出
- 死区时间可编程的互补输出
- 使用外部信号控制定时器和定时器互连的同步电路
- 重复计数器，在计数指定周期数后，才更新时间寄存器
- 刹车输入可以将定时器的输出信号置为复位状态和已知状态
- 中断/DMA 产生在以下事件
 - 更新：计数器向上、向下溢出，计数器初始化（通过软件或者内外部触发）
 - 触发事件
 - 输入捕获
 - 输出比较
 - 刹车输入
- 支持增量式的（正交）编码器和为定位用的霍尔传感器电路
- 触发输入作为外部时钟或者按周期的电流管理

2.15.2. 通用定时器

2.15.2.1. TIM2

- TIM2 通用定时器是由 32 位可编程分频器驱动的 32 位自动重载计数器构成。具有 4 个独立的通道，每个用于输入捕获/输出比较，PWM 或者单脉冲模式输出。
- TIM2 可以通过定时器链接功能与 TIM1 一起工作。
- TIM2 支持 DMA 功能。
- TIM2 能够处理正交(增量)编码器信号和数字输出从 1 到 3 霍尔效应传感器。
- 在 MCU debug 模式，TIM2 可以冻结计数。

2.15.2.2. TIM14

- 通用定时器 TIM14 由可编程预分频器驱动的 16 位自动装载计数器构成。
- TIM14 具有 1 个独立通道用于输入捕获/输出比较，PWM 或者单脉冲模式输出。
- 在 MCU debug 模式，TIM14 可以冻结计数。

2.15.2.3. TIM16/TIM17

- TIM16 和 TIM17 由可编程预分频器驱动的 16 位自动装载计数器构成。
- TIM16/TIM17 具有 1 个独立通道用于输入捕获/输出比较，PWM 或者单脉冲模式输出。

- TIM16/TIM17 具有带死区的互补输出。
- TIM16/TIM17 支持 DMA 功能。
- 在 MCU debug 模式，TIM16/TIM17 可以冻结计数。

2.15.3. 低功耗定时器

- LPTIM 为 16 位向上计数器，包含 3 位预分频器。只支持单次计数。
- LPTIM 可以配置为 stop 模式唤醒源。
- 在 MCU debug 模式，LPTIM 可以冻结计数值。

2.15.4. IWDG

- 芯片内集成了一个 Independent watchdog（简称 IWDG），该模块具有高安全级别、时序精确及灵活使用的特点。IWDG 发现并解决由于软件失效造成的功能混乱，并在计数器达到指定的 timeout 值时触发系统复位。
- IWDG 由 LSI 提供时钟，这样即使主时钟 Fail，也能保持工作。
- IWDG 最适合需要 watchdog 作为主应用之外的独立过程，并且无很高的时序准确度限制的应用。
- 通过 option byte 的控制，可以使能 IWDG 硬件模式。
- IWDG 是 stop 模式的唤醒源，以复位的方式唤醒 stop 模式。
- 在 MCU debug 模式，IWDG 可以冻结计数值。

2.15.5. WWDG

系统窗口看门狗是基于一个 7 位的下行计数器，可以设置为自由运行。当出现问题时，它可以作为一个看门狗来复位系统。计数时钟为 APB 时钟(PCLK)。它具有预警中断能力，计数器可以在 MCU debug 模式下被冻结。

2.15.6. SysTick timer

SysTick 计数器专门用于实时操作系统（RTOS），但也可以用作标准的向下计数器。

SysTick 特性：

- 24 位向下计数
- 自装载能力
- 计数器记到 0 时可产生中断（可屏蔽）

2.16. 实时时钟 RTC

- 实时时钟是一个独立的定时器。RTC 模块拥有一组连续计数的计数器，在相应软件配置下，可提供时钟日历的功能。修改计数器的值可以重新设置系统当前的时间和日期。
- RTC 为预分频系数最高为 2^{20} 的 32 位可编程计数器。
- RTC 计数器时钟源可以为 LSE/LSI，可以作为 stop 唤醒源。
- RTC 可以产生闹钟中断，秒中断和溢出中断（可屏蔽）。
- RTC 支持时钟 calibration。

- 在 MCU debug 模式, RTC 可以冻结计数。

2.17. I²C 接口

I²C(Inter-integrated circuit)总线接口连接微控制器和串行I²C总线。它提供多主机功能, 控制所有I²C总线特定的顺序、协议、仲裁和时序。支持标准 (Sm)、快速 (Fm)、快速增强模式 (Fm+)。

根据特定设备的需要, 可以使用 DMA 以减轻 CPU 的负担。

2.18. 通用同步异步收发器 USART

PY32M031包含 3 个USART, 其中USART1支持LIN。

通用同步异步收发器(USART)提供了一种灵活的方法与使用工业标准NRZ异步串行数据格式的外部设备之间进行全双工数据交换。USART利用分数波特率发生器提供宽范围的波特率选择。

它支持同步单向通信和半双工单线通信, 它还允许多处理器通信。

支持自动波特率检测。

使用多缓冲器配置的DMA方式, 可以实现高速数据通信。

USART特性:

- 全双工异步通信
- NRZ 标准格式
- 可配置 16 倍或者 8 倍过采样, 增加在速度和时钟容忍度的灵活性
- 发送和接收共用的可编程波特率, 最高达 4.5 Mbit/s
- 自动波特率检测
- 可编程的数据长度 8 位或者 9 位
- 可配置的停止位 (1 或者 2 位)
- 同步模式和为同步通讯的时钟输出功能
- 单线半双工通讯
- 独立的发送和接收使能位
- 硬件流控制
- 通过 DMA 缓冲接收/发送字节
- 检测标志
 - 接收 buffer 满
 - 发送 buffer 空
 - 传输结束
- 奇偶校验控制
 - 发送校验位
 - 对接收数据进行校验
- 带标志的中断源
 - CTS 改变
 - 发送寄存器空
 - 发送完成

- 接收数据寄存器满
- 检测到总线空闲
- 溢出错误
- 帧错误
- 噪音操作
- 检测错误
- 多处理器通信
 - 如果地址不匹配, 则进入静默模式
- 从静默模式唤醒: 通过空闲检测和地址标志检测

2.19. 串行外设接口 SPI

PY32M031 包含 2 个 SPI, 其中 SPI1 支持 I2S。

串行外设接口(SPI)允许芯片与外部设备以半双工、全双工、单工同步的串行方式通信。此接口可以被配置成主模式, 并为外部从设备提供通信时钟(SCK)。接口还能以多主配置方式工作。

SPI特性如下:

- Master 或者 slave 模式
- 3 线全双工同步传输
- 2 线半双工同步传输 (有双向数据线)
- 2 线单工同步传输 (无双向数据线)
- 8 位或者 16 位传输帧选择
- 支持多主模式
- 主模式波特率预分频系数 (最大为 $f_{PCLK}/2$)
- 从模式频率 (最大为 $f_{PCLK}/4$)
- 主模式和从模式下均可以由软件或硬件进行 NSS 管理: 主/从操作模式的动态改变
- 可编程的时钟极性和相位
- 可编程的数据顺序, MSB 在前或 LSB 在前
- 可触发中断的专用发送和接收标志
- SPI 总线忙状态标志
- 支持可靠通信的硬件 CRC
 - 在发送模式下, CRC 值可以被作为最后一个字节发送
 - 在全双工模式中对接收到的最后一个字节自动进行 CRC 校验
- Motorola 模式
- 可触发引起中断的主模式故障、过载以及 CRC 错误标志
- 2 个具备 DMA 能力的深度为 4, 宽度为 16bit (当数据帧设置为 8bit 时, 宽度为 8bit) 的嵌入式 Rx 和 Tx FIFOs

2.20. SWD

ARM SWD接口允许串口调试工具连接到 PY32M031。

3. 引脚配置




图 3-1 QFN24 Pinout1 PY32M070E1xU7 (Top view)




图 3-2 SSOP24 Pinout1 PY32M031E1xM7 (Top view)

表 3-1 引脚定义的术语和符号

类型	符号	定义
端口类型	S	Supply pin
	G	Ground pin
	I/O	Input/output pin
	NC	无定义
端口结构	COM	正常 5 V 端口，支持模拟输入输出功能

类型		符号	定义
		RST	复位端口, 内部带弱上拉电阻, 不支持模拟输入输出功能
		_L	大电流 COM 端口, 支持模拟输入输出功能
		_F	具有模拟输入功能的 I ² C Fm+
Notes		-	除非有其他说明, 不然所有端口都被在复位之间和之后, 作为模拟输入
端口功能	复用功能	-	通过 GPIOx_AFR 寄存器选择的功能
	附加功能	-	通过外设寄存器直接选择或使能的功能

表 3-2 引脚定义

封装类型		复位	端口类型	端口结构	Notes	端口功能	
SSOP24 E1	QFN24(3*3) E1					复用功能	附加功能
-	2	PF0-OSC_IN- (PF0)	I/O	COM_F		SPI2_SCK USART2_RX TIM14_CH1 USART1_RX USART2_TX I2C1_SDA I2C2_SDA	OSC_IN
-	3	PF1-OSC_OUT- (PF1)	I/O	COM_F		SPI2_MISO USART2_TX USART1_TX USART2_RX I2C1_SCL I2C2_SCL SP1_NSS/I2S1_WS TIM14_CH	OSC_OUT
2	3	PF2-NRST	I/O	COM	(1)	MCO SPI2_MOSI USART2_RX TIM2_CH2 TIM1_CH2 TIM1_CH1N	NRST
-	4	PF3	I/O	COM		USART1_TX USART2_TX SPI2_MISO SPI1_NSS/I2S1_WS TIM2_CH3	COMP2_INP5

封装类型		复位	端口类型	端口结构	Notes	端口功能	
SSOP24 E1	QFN24(3*3) E1					复用功能	附加功能
						RTC_OUT	
3	5	PA0	I/O	COM_L		SPI2_SCK USART1_CTS USART2_CTS COMP1_OUT TIM1_CH3 TIM1_CH1N IR_OUT USART3_CTS USART2_TX SPI1_MISO/I2S1_MCK	ADC_IN0 COMP1_INM1
4	6	PA1	I/O	COM		SPI1_SCK/I2S1_CK USART1_RTS USART2_RTS EVENTOUT USART3_RX SPI1_MOSI/I2S1_SD USART2_RX USART3_RTS TIM1_CH4 TIM1_CH2N MCO	ADC_IN1 COMP1_INP2
5	7	PA2	I/O	COM_F		SPI1_MOSI/I2S1_SD USART1_TX USART2_TX COMP2_OUT SPI1_SCK/I2S1_CK TIM2_CH1 I2C1_SDA I2C2_SDA	ADC_IN2 COMP2_INM2
6	8	PA3	I/O	COM_F		SPI2_MISO USART1_RX USART2_RX EVENTOUT SPI1_MOSI/I2S1_SD TIM1_CH1 I2C1_SCL I2C2_SCL	ADC_IN3 COMP2_INP4
7	9	PA4	I/O	COM		SPI1_NSS/I2S1_WS	ADC_IN4

封装类型		复位	端口类型	端口结构	Notes	端口功能	
SSOP24 E1	QFN24(3*3) E1					复用功能	附加功能
						USART1_CK SPI2_MOSI TIM14_CH1 USART2_CK ENENTOUT TIM2_CH3 USART2_TX RTC_OUT	COMP2_INP3
8	10	PA5	I/O	COM		SPI1_SCK/I2S1_CK EVENTOUT TIM2_CH2 USART2_RX MCO	ADC_IN5 COMP2_INP2
9	11	PA6	I/O	COM		SPI1_MISO/I2S1_MCK TIM2_CH1 TIM1_BKIN TIM16_CH1 COMP1_OUT USART1_CK RTC_OUT	ADC_IN6
10	12	PA7	I/O	COM_F		SPI1_MOSI/I2S1_SD TIM2_CH2 TIM1_CH1N TIM14_CH1 TIM17_CH1 EVENTOUT COMP2_OUT USART1_TX USART2_TX I2C1_SDA I2C2_SDA SPI1_MISO/I2S1_MCK	ADC_IN7
11	13	PB0	I/O	COM		SPI1_NSS/I2S1_WS TIM2_CH3 TIM1_CH2N EVENTOUT COMP1_OUT USART3_CK	ADC_IN8
12	14	PB1	I/O	COM		TIM14_CH1	ADC_IN9

封装类型		复位	端口类型	端口结构	Notes	端口功能	
SSOP24 E1	QFN24(3*3) E1					复用功能	附加功能
						TIM2_CH4 TIM1_CH3N EVENTOUT USART3_RTS	COMP1_INM0
13	15	PB2	I/O	COM_L		USART1_RX USART2_RX TIM1_CH2 USART3_RX SPI2_SCK	COMP1_INP1
14	16	PA8	I/O	COM_F		SPI2_NSS USART1_CK TIM1_CH1 USART2_CK MCO EVENTOUT USART1_RX USART2_RX SPI1_MOSI/I2S1_SD I2C1_SCL I2C2_SCL	OPA1_OUT
15	17	PA9	I/O	COM_F		SPI2_MISO USART1_TX TIM1_CH2 USART2_TX MCO I2C1_SCL EVENTOUT I2C1_SDA I2C2_SDA TIM1_BKIN SPI1_SCK/I2S1_CK USART1_RX	OPA1_INP
16	18	PA10	I/O	COM_F		SPI2_MOSI USART1_RX TIM1_CH3 TIM17_BKIN USART2_RX I2C1_SDA EVENTOUT	OPA1_INN

封装类型		复位	端口类型	端口结构	Notes	端口功能	
SSOP24 E1	QFN24(3*3) E1					复用功能	附加功能
						I2C1_SCL I2C2_SCL SPI1_NSS/I2S1_WS USART1_TX	
17	19	PA13(SWDIO)	I/O	COM	(2)	SWDIO IR_OUT EVENTOUT SPI1_MISO/I2S1_MCK TIM1_CH2 USART1_RX MCO	
18	20	PA14(SWCLK)	I/O	COM	(2)	SWCLK USART1_TX USART2_TX EVENTOUT MCO SPI1_SCK/I2S1_CK USART3_TX	
19	21	PA15	I/O	COM_L		SPI1_NSS/I2S1_WS USART1_RX USART2_RX EVENTOUT USART3_RX	OPA2_INN
20	22	PB3	I/O	COM_L		SPI1_SCK/I2S1_CK TIM1_CH2 USART1_RTS USART2_RTS EVENTOUT USART3_RTS	OPA2_INP COMP2_INM1
21	23	PB4	I/O	COM_L		SPI1_MISO/I2S1_MCK TIM2_CH1 USART2_CTS USART1_CTS TIM17_BKIN EVENTOUT USART3_CTS	OPA2_OUT COMP2_INP1
22	24	PB5	I/O	COM_L		SPI1_MOSI/I2S1_SD TIM2_CH2	'

封装类型		复位	端口类型	端口结构	Notes	端口功能	
SSOP24 E1	QFN24(3*3) E1					复用功能	附加功能
						TIM16_BKIN	
						USART2_CK	
						USART1_CK	
						COMP1_OUT	
						USART3_CK	
						TIM1_CH1	
23	-	PF7-BOOT0	I/O	COM	(3)		BOOT0
24	-	VSS	S			Ground	
1	1	VCC	S			Digital power supply	

1. 选择 PF2 或者 NRST 是通过 option bytes 进行配置。
2. 复位后，PA13 和 PA14 两个 pin 被配置为 SWDIO 和 SWCLK AF 功能，前者内部上拉电阻、后者内部下拉电阻被激活。
3. PF7-BOOT0 默认数字输入模式，且下拉使能。

3.1. 端口 A 复用功能映射

表 3-3 端口 A 复用功能映射

Port	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9	AF10	AF11	AF12	AF13	AF14	AF15
PA0	SPI2_SCK	USART1_CTS			USART2_CTS			COMP1_OUT		USART2_TX	SPI1_MISO/ I2S1_MCK	USART3_CTS		TIM1_CH3	TIM1_CH1N	IR_OUT
PA1	SPI1_SCK/ I2S1_CK	USART1_RTS			USART2_RTS			EVENTOUT	USART3_RX	USART2_RX	SPI1_MOSI/ I2S1_SD	USART3_RTS		TIM1_CH4	TIM1_CH2N	MCO
PA2	SPI1_MOSI/ I2S1_SD	USART1_TX			USART2_TX			COMP2_OUT			SPI1_SCK/ I2S1_CK	I2C2_SDA	I2C1_SDA	TIM2_CH1		
PA3	SPI2_MISO	USART1_RX			USART2_RX			EVENTOUT			SPI1_MOSI/ I2S1_SD	I2C2_SCL	I2C1_SCL	TIM1_CH1		
PA4	SPI1_NSS/ I2S1_WS	USART1_CK	SPI2_MOSI		TIM14_CH1	USART2_CK		EVENTOUT	USART3_TX	USART2_TX				TIM2_CH3		RTC_OUT
PA5	SPI1_SCK/ I2S1_CK							EVENTOUT		USART2_RX				TIM2_CH2		MCO
PA6	SPI1_MISO/ I2S1_MCK	TIM2_CH1	TIM1_BKIN			TIM16_CH1		COMP1_OUT	USART1_CK							RTC_OUT
PA7	SPI1_MOSI/ I2S1_SD	TIM2_CH2	TIM1_CH1N		TIM14_CH1	TIM17_CH1	EVENTOUT	COMP2_OUT	USART1_TX	USART2_TX	SPI1_MISO/ I2S1_MCK	I2C2_SDA	I2C1_SDA			
PA8	SPI2_NSS	USART1_CK	TIM1_CH1		USART2_CK	MCO		EVENTOUT	USART1_RX	USART2_RX	SPI1_MOSI/ I2S1_SD	I2C2_SCL	I2C1_SCL			
PA9	SPI2_MISO	USART1_TX	TIM1_CH2		USART2_TX	MCO	I2C1_SCL	EVENTOUT	USART1_RX		SPI1_SCK/ I2S1_CK	I2C2_SDA	I2C1_SDA	TIM1_BKIN		
PA10	SPI2_MOSI	USART1_RX	TIM1_CH3		USART2_RX	TIM17_BKIN	I2C1_SDA	EVENTOUT	USART1_TX		SPI1_NSS/ I2S1_WS	I2C2_SCL	I2C1_SCL			
PA11	SPI1_MISO/ I2S1_MCK	USART1_CTS	TIM1_CH4		USART2_CTS	EVENTOUT	I2C1_SCL	COMP1_OUT				I2C2_SCL				
PA12	SPI1_MOSI/ I2S1_SD	USART1_RTS	TIM1_ETR		USART2_RTS	EVENTOUT	I2C1_SDA	COMP2_OUT				I2C2_SDA				
PA13	SWDIO	IR_OUT						EVENTOUT	USART1_RX		SPI1_MISO/ I2S1_MCK			TIM1_CH2		MCO
PA14	SWCLK	USART1_TX			USART2_TX			EVENTOUT	USART3_TX		SPI1_SCK/ I2S1_CK					MCO
PA15	SPI1_NSS/ I2S1_WS	USART1_RX			USART2_RX			EVENTOUT	USART3_RX							

3.2. 端口 B 复用功能映射

表 3-4 端口 B 复用功能映射

Port	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9	AF10	AF11	AF12	AF13	AF14	AF15
PB0	SPI1_NSS/ I2S1_WS	TIM2_CH3	TIM1_CH2N			EVENTOUT		COMP1_OUT				USART3_CK				
PB1	TIM14_CH1	TIM2_CH4	TIM1_CH3N					EVENTOUT				USART3_RTS				
PB2	USART1_RX		TIM1_CH2	USART2_RX					USART3_RX		SPI2_SCK					
PB3	SPI1_SCK/ I2S1_CK	TIM1_CH2		USART1_RTS	USART2_RTS			EVENTOUT	USART3_RTS							
PB4	SPI1_MISO/ I2S1_MCK	TIM2_CH1		USART1_CTS	USART2_CTS	TIM17_BKIN		EVENTOUT	USART3_CTS							
PB5	SPI1_MOSI/ I2S1_SD	TIM2_CH2	TIM16_BKIN	USART1_CK	USART2_CK			COMP1_OUT	USART3_CK					TIM1_CH1		
PB6	USART1_TX	TIM1_CH3	TIM16_CH1N	SPI2_MISO	USART2_TX		I2C1_SCL	EVENTOUT				I2C2_SCL				
PB7	USART1_RX	SPI2_MOSI	TIM17_CH1N		USART2_RX		I2C1_SDA	EVENTOUT				I2C2_SDA		TIM1_CH2		
PB8		SPI2_SCK	TIM16_CH1		USART2_TX	I2C2_SCL	I2C1_SCL	EVENTOUT	USART1_TX			SPI2_NSS	I2C1_SDA	TIM17_CH1	I2C2_SDA	IR_OUT
PB9			TIM17_CH1					EVENTOUT								IR_OUT
PB10	SPI2_SCK		TIM2_CH3	USART3_TX								I2C2_SCL	I2C1_SCL			
PB11			TIM2_CH4	USART3_RX				EVENTOUT				I2C2_SDA	I2C1_SDA			
PB12	SPI1_NSS/ I2S1_WS	SPI2_NSS	TIM1_BKIN					EVENTOUT				USART3_RTS		TIM1_BKIN		
PB13	SPI2_SCK		TIM1_CH1N								SPI1_SCK/ I2S1_CK	USART3_CTS				
PB14	SPI2_MISO		TIM1_CH2N								SPI1_MISO/ I2S1_MCK	USART3_RTS				
PB15	SPI2_MOSI		TIM1_CH3N								SPI1_MOSI/ I2S1_SD					

3.3. 端口 F 复用功能映射

表 3-5 端口 F 复用功能映射

Port	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9	AF10	AF11	AF12	AF13	AF14	AF15
PF0			TIM14_CH1	SPI2_SCK	USART2_RX				USART1_RX	USART2_TX		I2C2_SDA	I2C1_SDA			
PF1				SPI2_MISO	USART2_TX				USART1_TX	USART2_RX	SPI1_NSS/ I2S1_WS	I2C2_SCL	I2C1_SCL	TIM14_CH1		
PF2		TIM2_CH2	TIM1_CH2	SPI2_MOSI	USART2_RX		MCO							TIM1_CH1N		
PF3	USART1_TX			SPI2_MISO	USART2_TX						SPI1_NSS/ I2S1_WS			TIM2_CH3		RTC_OUT
PF4																
PF5		IR_OUT						EVENTOUT	USART1_RX		SPI1_MISO / I2S1_MCK	I2C2_SCL	I2C2_SDA	TIM1_CH2		
PF6		USART1_TX	TIM1_CH2N		USART2_TX			EVENTOUT				I2C2_SDA	I2C2_SCL			
PF7																
PF8			TIM1_CH1	SPI2_MOSI	USART2_RX		MCO									
PF9		TIM2_CH1	TIM1_CH1N	SPI2_SCK	USART2_TX											
PF10																
PF11																

4. 存储器映射




图 4-1 存储器映射

表 4-1 存储器地址

Type	Boundary Address	Size	Memory Area	Description
SRAM	0x2000 2000-0x3FFF FFFF	-	Reserved	-
	0x2000 0000-0x2000 1FFF	8 Kbytes	SRAM	-

Type	Boundary Address	Size	Memory Area	Description
Code	0x1FFF 1000-0x1FFF FFFF	-	Reserved	-
	0x1FFF 0F80-0x1FFF 0FFF	128 Bytes	Factory config. bytes	-
	0x1FFF 0F00-0x1FFF 0F7F	128 Bytes	Factory config. bytes	存放用户用到的 HSI trimming 数据
	0x1FFF 0E80-0x1FFF 0EFF	128 Bytes	Option bytes	芯片软硬件 option bytes 信息
	0x1FFF 0E00-0x1FFF 0E7F	128 Bytes	UID	Unique ID
	0x1FFF 0D80-0x1FFF 0DFF	-	Reserved	-
	0x1FFF 0D00-0x1FFF 0D7F	128 Bytes	User OTP Data	用户区
	0x1FFF 0000-0x1FFF 0CFF	3.25 Kbytes	System memory	存放 boot loader
	0x0801 0000-0x1FFE FFFF	-	Reserved	-
	0x0800 0000-0x0800 FFFF	64 Kbytes	Main flash memory	-
	0x0001 0000-0x07FF FFFF	-	Reserved	-
	0x0000 0000-0x0000 FFFF	64 Kbytes	根据 Boot 配置选择,	-

1. 上述空间除 0x1FFF 0E00-0x1FFF 0E7F 外，其余标注为 reserved 的空间，无法进行写操作，读为 0，且产生 response error。

表 4-2 外设寄存器地址

Bus	Boundary Address	Size	Peripheral
	0xE000 000-0xE00F FFFF	1 Mbytes	M0+
IOPORT	0x5000 1800-0x5FFF FFFF	-	Reserved
	0x5000 1400-0x5000 17FF	1 Kbytes	GPIOF
	0x5000 1000-0x5000 13FF	-	Reserved
	0x5000 0C00-0x5000 0FFF	-	Reserved
	0x5000 0800-0x5000 0BFF	-	Reserved
	0x5000 0400-0x5000 07FF	1 Kbytes	GPIOB
	0x5000 0000-0x5000 03FF	1 Kbytes	GPIOA
AHB	0x4002 4000-0x4FFF FFFF	-	Reserved
	0x4002 3C00-0x4002 3FFF	-	Reserved
	0x4002 3800-0x4002 3BFF	1 Kbytes	HDIV
	0x4002 3400-0x4002 37FF	1 Kbytes	CORDIC
	0x4002 3000-0x4002 33FF	1 Kbytes	CRC
	0x4002 2400-0x4002 2FFF	-	Reserved
	0x4002 2000-0x4002 23FF	1 Kbytes	Flash
	0x4002 1C00-0x4002 1FFF	-	Reserved
	0x4002 1800-0x4002 1BFF	1 Kbytes	EXTI
	0x4002 1400-0x4002 17FF	-	Reserved
	0x4002 1000-0x4002 13FF	1 Kbytes	RCC
	0x4002 0400-0x4002 0FFF	-	Reserved
	0x4002 0000-0x4002 03FF	1 Kbytes	DMA
APB	0x4001 5C00-0x4001 FFFF	-	Reserved

Bus	Boundary Address	Size	Peripheral
	0x4001 5800-0x4001 5BFF	1 Kbytes	DBG
	0x4001 4C00-0x4001 57FF	-	Reserved
	0x4001 4800-0x4001 4BFF	1 Kbytes	TIM17
	0x4001 4400-0x4001 47FF	1 Kbytes	TIM16
	0x4001 3C00-0x4001 43FF	-	Reserved
	0x4001 3800-0x4001 3BFF	1 Kbytes	USART1
	0x4001 3400-0x4001 37FF	-	Reserved
	0x4001 3000-0x4001 33FF	1 Kbytes	SPI1
	0x4001 2C00-0x4001 2FFF	1 Kbytes	TIM1
	0x4001 2800-0x4001 2BFF	-	Reserved
	0x4001 2400-0x4001 27FF	1Kbytes	ADC
	0x4001 0400-0x4001 23FF	-	Reserved
	0x4001 0300-0x4001 03FF	1Kbytes	OPA
	0x4001 0200-0x4001 02FF		COMP1 and COMP2
	0x4001 0000-0x4001 01FF		SYSCFG
	0x4000 B400-0x4000 FFFF	-	Reserved
	0x4000 B000-0x4000 B3FF	-	Reserved
	0x4000 8400-0x4000 AFFF	-	Reserved
	0x4000 8000-0x4000 83FF	-	Reserved
	0x4000 7C00-0x4000 7FFF	1 Kbytes	LPTIM
	0x4000 7400-0x4000 7BFF	-	Reserved
	0x4000 7000-0x4000 73FF	1 Kbytes	PWR
	0x4000 5C00-0x4000 6FFF	-	Reserved
	0x4000 5800-0x4000 5BFF	1 Kbytes	I2C2
	0x4000 5400-0x4000 57FF	1 Kbytes	I2C1
	0x4000 4C00-0x4000 53FF	-	Reserved
	0x4000 4800-0x4000 4BFF	1 Kbytes	USART3
	0x4000 4400-0x4000 47FF	1 Kbytes	USART2
	0x4000 3C00-0x4000 43FF	-	Reserved
	0x4000 3800-0x4000 3BFF	1 Kbytes	SPI2
	0x4000 3400-0x4000 37FF	-	Reserved
	0x4000 3000-0x4000 33FF	1 Kbytes	IWDG
	0x4000 2C00-0x4000 2FFF	1 Kbytes	WWDG
	0x4000 2800-0x4000 2BFF	1 Kbytes	RTC
	0x4000 2400-0x4000 27FF	1 Kbytes	-
	0x4000 2000-0x4000 23FF	1 Kbytes	TIM14
	0x4000 1800-0x4000 1FFF	-	Reserved

Bus	Boundary Address	Size	Peripheral
	0x4000 1400-0x4000 17FF	-	Reserved
	0x4000 1000-0x4000 13FF	-	Reserved
	0x4000 0800-0x4000 13FF	-	Reserved
	0x4000 0400-0x4000 07FF	-	Reserved
	0x4000 0000-0x4000 03FF	1 Kbytes	TIM2

Puya Confidential

5. 电气特性

5.1. 测试条件

除非特殊说明，所有的电压都以 V_{SS} 为基准。

5.1.1. 最小值和最大值

除非特殊说明，通过在环境温度 $T_A=25^{\circ}\text{C}$ 和 $T_A=T_{A(\text{max})}$ 下进行的芯片量产测试筛选，保证在最坏的环境温度、供电电压和时钟频率条件下达到最小值和最大值。

基于表格下方注解的电特性结果、设计仿真和/或工艺参数的数据，未在生产中进行测试。最小和最大数值参考了样品测试，取平均值再加或者减三倍的标准偏差。

5.1.2. 典型值

除非特殊说明，典型数据是基于 $T_A=25^{\circ}\text{C}$ 和 $V_{CC}=3.3\text{ V}$ 。这些数据仅用于设计指导未经过测试。

典型的 ADC 精度数值是通过对一个标准批次的采样，在所有温度范围下测试得到，95%的芯片误差小于等于给出的数值（测量值 $\pm 2\sigma$ ）。

5.2. 绝对最大额定值

如果加在芯片上超过以下表格给出的绝对最大值，可能会导致芯片永久性的损坏。这里只是列出了所能承受的强度分等，并不意味着在此条件下器件的功能操作无误。长时间工作在最大值条件下可能影响芯片的可靠性。

表 5-1 电压特性⁽¹⁾

符号	描述	最小值	最大值	单位
V_{CC}	外部主供电电源	-0.3	6.25	V
V_{IN}	其他 Pin 的输入电压	-0.3	$V_{CC} + 0.3$	V

1. 电源 V_{CC} 和地 V_{SS} 引脚必须始终连接到外部允许范围内的供电系统上。

表 5-2 电流特性

符号	描述	最大值	单位
I_{VCC}	流进 V_{CC} pin 的总电流(供应电流) ⁽¹⁾	150	mA
I_{VSS}	流出 V_{SS} pin 的总电流(流出电流) ⁽¹⁾	150	
$I_{IO(\text{PIN})}$	COM IO 的输出灌电流 ⁽²⁾	20	
	COM_L IO 的输出灌电流 ⁽²⁾	80	
	所有 IO 的拉电流	-20	

1. 电源 V_{CC} 和地 V_{SS} 引脚必须始终连接到外部允许范围内的供电系统上。
2. IO 类型可参考引脚定义的术语和符号。

表 5-3 温度特性

符号	描述	数值	单位
T _{STG}	存储温度范围	-65 ~ +150	°C
T _O	工作温度范围	-40 ~ +105	°C

5.3. 工作条件

5.3.1. 通用工作条件

表 5-4 通用工作条件

符号	参数	条件	最小值	最大值	单位
f _{HCLK}	内部 AHB 时钟频率	-	0	72	MHz
f _{PCLK}	内部 APB 时钟频率	-	0	72	MHz
V _{CC}	标准工作电压	-	1.7	5.5	V
V _{IN}	IO 输入电压	-	-0.3	V _{CC} +0.3	V
T _A	环境温度	-	-40	105	°C
T _J	结温	-	-40	110	°C

5.3.2. 上下电工作条件

表 5-5 上电和掉电工作条件

符号	参数	条件	最小值	最大值	单位
t _{VCC}	V _{CC} 上升速率	-	0	∞	us/V
	V _{CC} 下降速率	-	30	∞	

5.3.3. 内嵌复位和 LVD 模块特性

表 5-6 内嵌复位模块特性

符号	参数	条件	最小值	典型值	最大值	单位
t _{RSTTEMPO} ⁽¹⁾	复位重置时间	-	-	4.0	7.5	ms
V _{POR/PDR}	POR/PDR 复位阈值	上升沿	1.50 ⁽²⁾	1.60	1.70	V
		下降沿	1.48 ⁽¹⁾	1.58	1.68 ⁽²⁾	V
V _{BOR1}	BOR 阈值 1	上升沿	1.70	1.80	1.90	V
		下降沿	1.60	1.70	1.80	V
V _{BOR2}	BOR 阈值 2	上升沿	1.90	2.00	2.10	V
		下降沿	1.80	1.90	2.00	V
V _{BOR3}	BOR 阈值 3	上升沿	2.09	2.20	2.31	V
		下降沿	2.00	2.10	2.21	V

符号	参数	条件	最小值	典型值	最大值	单位
V _{BOR4}	BOR 阈值 4	上升沿	2.28	2.40	2.52	V
		下降沿	2.18	2.30	2.42	V
V _{BOR5}	BOR 阈值 5	上升沿	2.47	2.60	2.73	V
		下降沿	2.37	2.50	2.63	V
V _{BOR6}	BOR 阈值 6	上升沿	2.66	2.80	2.94	V
		下降沿	2.56	2.70	2.84	V
V _{BOR7}	BOR 阈值 7	上升沿	2.85	3.00	3.15	V
		下降沿	2.75	2.90	3.05	V
V _{BOR8}	BOR 阈值 8	上升沿	3.04	3.20	3.36	V
		下降沿	2.94	3.10	3.26	V
V _{PVD0}	PVD 阈值 0	上升沿	1.70	1.80	1.90	V
		下降沿	1.60	1.70	1.80	V
V _{PVD1}	PVD 阈值 1	上升沿	1.90	2.00	2.10	V
		下降沿	1.80	1.90	2.00	V
V _{PVD2}	PVD 阈值 2	上升沿	2.09	2.20	2.31	V
		下降沿	2.00	2.10	2.21	V
V _{PVD3}	PVD 阈值 3	上升沿	2.28	2.40	2.52	V
		下降沿	2.18	2.30	2.42	V
V _{PVD4}	PVD 阈值 4	上升沿	2.47	2.60	2.73	V
		下降沿	2.37	2.50	2.63	V
V _{PVD5}	PVD 阈值 5	上升沿	2.66	2.80	2.94	V
		下降沿	2.56	2.70	2.84	V
V _{PVD6}	PVD 阈值 6	上升沿	2.85	3.00	3.15	V
		下降沿	2.75	2.90	3.05	V
V _{PVD7}	PVD 阈值 7	上升沿	3.04	3.20	3.36	V
		下降沿	2.94	3.10	3.26	V
V _{POR_PDR_hyst} ⁽¹⁾	POR/PDR 迟滞电压	-	-	20	-	mV
V _{PVD_BOR_hyst} ⁽¹⁾	PVD 迟滞电压	-	-	100	-	mV
I _{dd(PVD)} ⁽¹⁾	PVD 功耗	-	-	0.6	-	uA
I _{dd(BOR)} ⁽¹⁾	BOR 功耗	-	-	0.6	-	uA

1. 由设计保证，不在生产中测试。
2. 数据基于考核结果，不在生产中测试。

5.3.4. 工作电流特性

表 5-7 运行模式电流

符号	条件						典型值 ⁽¹⁾	最大值	单位
	系统时钟	频率	代码	运行	外设时钟	FLASH sleep			
I _{DD(run)}	PLL(x3)	72 MHz	While ⁽¹⁾	Flash	ON	DISABLE	6.1	-	mA
					OFF	DISABLE	4.4	-	
	PLL(x2)	48 MHz			ON	DISABLE	5.0	-	
					OFF	DISABLE	3.8	-	
	HSI	24 MHz			ON	DISABLE	2.8	-	
					OFF	DISABLE	2.2	-	
		16 MHz			ON	DISABLE	2.0	-	
					OFF	DISABLE	1.6	-	
		8 MHz			ON	DISABLE	1.2	-	
					OFF	DISABLE	1.0	-	
	4 MHz	ON			DISABLE	0.8	-		
		OFF			DISABLE	0.6	-		
	LSI	32.768 KHz			ON	DISABLE	180	-	uA
					OFF	DISABLE	180	-	
		32.768 KHz			ON	ENABLE	135	-	
					OFF	ENABLE	135	-	

1. 数据基于考核结果，不在生产中测试。

表 5-8 sleep 模式电流

符号	条件				典型值 ⁽¹⁾	最大值	单位
	系统时钟	频率	外设时钟	FLASH sleep			
I _{DD(sleep)}	PLL(x3)	72 MHz	ON	DISABLE	4.6	-	mA
			OFF	DISABLE	2.5	-	
	PLL(x2)	48 MHz	ON	DISABLE	3.5	-	
			OFF	DISABLE	2.1	-	
	HSI	24 MHz	ON	DISABLE	1.8	-	
			OFF	DISABLE	1.0	-	
		16 MHz	ON	DISABLE	1.3	-	
			OFF	DISABLE	0.8	-	
		8 MHz	ON	DISABLE	0.8	-	
			OFF	DISABLE	0.5	-	
	4 MHz	ON	DISABLE	0.5	-		
		OFF	DISABLE	0.4	-		
	LSI	32.768 KHz	ON	DISABLE	180	-	uA
			OFF	DISABLE	178	-	
		32.768 KHz	ON	ENABLE	95	-	
			OFF	ENABLE	95	-	

1. 数据基于考核结果，不在生产中测试。

表 5-9 stop 模式电流

符号	条件			典型值 ⁽¹⁾	最大值	单位	
	V _{CC}	LDO 模式	LSI				外设时钟
I _{DD(stop)}	1.7 ~ 5.5 V	MR	-	-	85	-	uA
		LPR	ON	RTC+IWDG+LPTIM	4.5	-	
				IWDG	4.3	-	
				LPTIM	4.3	-	
				RTC	4.3	-	
		OFF	No	4	-		

1. 数据基于考核结果，不在生产中测试。

5.3.5. 低功耗模式唤醒时间

表 5-10 低功耗模式唤醒时间

符号	参数 ⁽¹⁾	LDO 模式	条件	典型值 ⁽²⁾	最大值	单位
t _{WUSLEEP}	Sleep 的唤醒时间	MR	Flash 中执行程序	4.0	-	CPU Cycles
t _{WUSTOP}	Stop 的唤醒时间	MR	Flash 中执行程序, HSI(24 Mhz)系统时钟, FLS_SLPTI[1:0] = 00	6.5	-	us
		LPR	Flash 中执行程序, HSI(24 Mhz)系统时钟, FLS_SLPTI[1:0] = 00	10.2	-	

1. 唤醒时间的测量是从唤醒时间开始至用户程序读取第一条指令。

2. 数据基于考核结果，不在生产中测试。

5.3.6. 外部时钟源特性

5.3.6.1. 外部高速时钟

在 HSE 的 bypass 模式(RCC_CR 的 HSEBYP 置位)，芯片内的高速起振电路停止工作，相应的 IO 作为标准的 GPIO 使用。




图 5-1 外部高速时钟时序图

表 5-11 外部高速时钟特性

符号	参数 ⁽¹⁾	最小值	典型值	最大值	单位
f_{HSE_ext}	用户外部时钟频率	0	8	32	MHz
V_{HSEH}	输入引脚高电平电压	$0.7V_{CC}$	-	V_{CC}	V
V_{HSEL}	输入引脚低电平电压	V_{SS}	-	$0.3V_{CC}$	
$t_{W(HSEH)}$ $t_{W(HSEL)}$	输入高或低的时间	15	-	-	ns
$t_{r(HSE)}$ $t_{f(HSE)}$	输入上升/下降的时间	-	-	20	ns

1. 由设计保证，不在生产中测试。

5.3.6.2. 外部低速时钟

在 LSE 的 bypass 模式(RCC_BDCR 的 LSEBYP 置位)，芯片内的低速起振电路停止工作，相应的 IO 作为标准的 GPIO 使用。




图 5-2 外部低速时钟时序图

表 5-12 外部低速时钟特性

符号	参数 ⁽¹⁾	最小值	典型值	最大值	单位
f_{LSE_ext}	用户外部时钟频率	-	32.768	1000	kHz
V_{LSEH}	输入引脚高电平电压	$0.7V_{CC}$	-	-	V
V_{LSEL}	输入引脚低电平电压	-	-	$0.3V_{CC}$	V
$t_{W(LSEH)}$ $t_{W(LSEL)}$	输入高或低的时间	450	-	-	ns
$t_{r(LSE)}$ $t_{f(LSE)}$	输入上升/下降的时间	-	-	50	ns

1. 由设计保证，不在生产中测试。

5.3.6.3. 外部高速晶体

可以通过外接 4~32 MHz 的晶体/陶瓷谐振器。在应用中，晶体和负载电容应该尽可能靠近管脚，这样可以使输出变形和启动稳定时间最小化。

表 5-13 外部高速晶体特性

符号	参数	条件 ⁽¹⁾	最小值 ⁽²⁾	典型值	最大值 ⁽²⁾	单位
f_{OSC_IN}	振荡频率	-	4	-	32	MHz

符号	参数	条件 ⁽¹⁾	最小值 ⁽²⁾	典型值	最大值 ⁽²⁾	单位
I _{DD} ⁽⁴⁾	HSE 功耗	During startup	-	-	5.5	mA
		V _{CC} =3 V,R _m =30 Ω, C _L =10 pF@8 MHz HSE_DRV [1:0] = 01	-	0.58	-	
		V _{CC} =3 V,R _m =30 Ω, C _L =5 pF@16 MHz HSE_DRV [1:0] = 10	-	0.89	-	
		V _{CC} =3 V,R _m =30 Ω, C _L =10 pF@24 MHz HSE_DRV [1:0] = 10/11	-	1.14	-	
		V _{CC} =3 V,R _m =30 Ω, C _L =20 pF@32 MHz HSE_DRV [1:0] = 11	-	1.94	-	
t _{SU(HSE)} ^{(3) (4)}	启动时间	f _{OSC_IN} = 32 MHz HSE_STARTUP [1:0] = 00 HSE_DRV [1:0] = 11	-	0.3	-	ms
		f _{OSC_IN} = 4 MHz HSE_STARTUP [1:0] = 00 HSE_DRV [1:0] = 11	-	1.6	-	

1. 晶体/陶瓷谐振器特性基于制造商给出的数据手册。
2. 由设计保证，不在生产中测试。
3. t_{SU(HSE)}是从启用（通过软件）到时钟振荡达到稳定的启动时间，针对标准晶体/谐振器测量的，不同晶体/谐振器可能会有很大差异。
4. 数据基于考核结果，不在生产中测试。

5.3.6.4. 外部低速晶体

可以通过外接 32.768 kHz 的晶体/陶瓷谐振器。在应用中，晶体和负载电容应该尽可能靠近管脚，这样可以使输出变形和启动稳定时间最小化。

表 5-14 外部低速晶体特性

符号	参数	条件 ⁽¹⁾	最小值 ⁽²⁾	典型值	最大值 ⁽²⁾	单位
I _{DD} ⁽⁴⁾	LSE 功耗	LSE_DRIVER [1:0] = 00	-	-	-	nA
		LSE_DRIVER [1:0] = 01	-	560	-	
		LSE_DRIVER [1:0] = 10	-	920	-	
		LSE_DRIVER [1:0] = 11	-	1260	-	
t _{SU(LSE)} ^{(3) (4)}	启动时间	LSE_STARTUP [1:0] = 00 LSE_DRIVER [1:0] = 11	-	400	-	ms

1. 晶体/陶瓷谐振器特性基于制造商给出的数据手册。
2. 由设计保证，不在生产中测试。
3. t_{SU(LSE)}是从启用（通过软件）到时钟振荡达到稳定的启动时间，针对标准晶体/谐振器测量的，不同晶体/谐振器可能会有很大差异
4. 数据基于考核结果，不在生产中测试。

5.3.7. 内部高频时钟源 HSI 特性

表 5-15 内部高频时钟源特性

符号	参数	条件	最小值	典型值	最大值	单位	
f _{HSI}	HSI 频率	T _A =25°C, V _{CC} =3.3 V	23.83	24	24.17	MHz	
			21.97	22.12	22.27		
			15.89	16	16.11		
			7.94	8	8.06		
			3.97	4	4.03		
ΔTemp(HSI)	HSI 频率温度漂移	V _{CC} =2.0 ~ 5.5 V, T _A =-40 ~ 105 °C	-2 ⁽²⁾	-	2 ⁽²⁾	%	
		V _{CC} =1.7 ~ 2.0 V	T _A =0 ~ 105 °C	-2 ⁽²⁾	-		2 ⁽²⁾
			T _A =-40 ~ 105 °C	-3 ⁽²⁾	-		3 ⁽²⁾
f _{TRIM} ⁽¹⁾	HSI 微调精度	-	-	0.1	-	%	
D _{HSI} ⁽¹⁾	占空比	-	45 ⁽¹⁾	-	55 ⁽¹⁾	%	
t _{Stab} (HSI)	HSI 稳定时间	-	-	2	4 ⁽¹⁾	us	
I _{DD} (HSI) ⁽²⁾	HSI 功耗	4 MHz	-	120	-	uA	
		8 MHz	-	150	-		
		16 MHz	-	250	-		
		22.12 MHz, 24 MHz	-	350	-		

1. 由设计保证，不在生产中测试。
2. 数据基于考核结果，不在生产中测试。

5.3.8. 内部低频时钟源 LSI 特性

表 5-16 内部低频时钟特性

符号	参数	条件	最小值	典型值	最大值	单位
f _{LSI}	LSI 频率	T _A =25°C, V _{CC} =3.3V	-3	-	3	%
ΔTemp(LSI)	LSI 频率温度漂移	V _{CC} =1.7 ~ 5.5 V, T _A =0 ~ 70 °C	-8 ⁽²⁾	-	8 ⁽²⁾	%
		V _{CC} =1.7 ~ 5.5 V, T _A =-40 ~ 105 °C	-10 ⁽²⁾	-	10 ⁽²⁾	
f _{TRIM} ⁽¹⁾	LSI 微调精度	-	-	0.2	-	%
t _{Stab} (LSI) ⁽¹⁾	LSI 稳定时间	-	-	150	-	us
I _{DD} (LSI) ⁽¹⁾	LSI 功耗	-	-	300	-	nA

1. 由设计保证，不在生产中测试。
2. 数据基于考核结果，不在生产中测试。

5.3.9. 锁相环 PLL 特性

表 5-17 锁相环特性

符号	参数	条件	最小值	典型值	最大值	单位
f _{PLL_IN}	输入频率	T _A =25°C, V _{CC} =3.3 V, PLL 2 倍频	16 ⁽¹⁾	-	24 ⁽¹⁾	MHz

符号	参数	条件	最小值	典型值	最大值	单位
		$T_A=25^{\circ}\text{C}, V_{CC}=3.3\text{ V}, \text{PLL } 3\text{ 倍频}$	22 ⁽¹⁾	-	24 ⁽¹⁾	
$f_{\text{PLL_OUT}}$	输出频率	$T_A=25^{\circ}\text{C}, V_{CC}=3.3\text{ V}$	32 ⁽¹⁾	-	72	MHz
Jitter	周期抖动	-	-	-	0.3 ⁽¹⁾	ns
t_{LOCK}	锁存时间	$f_{\text{PLL_IN}}=24\text{ MHz}$	-	15	40 ⁽¹⁾	us

1. 由设计保证，不在生产中测试。

5.3.10. 存储器特性

表 5-18 存储器特性

符号	参数	条件	典型值	最大值 ⁽¹⁾	单位
t_{prog}	Page program	-	1.5	2.0	ms
t_{ERASE}	Page/sector/mass erase	-	3.5	4.5	ms
I_{DD}	Page programe	-	2.1	2.9	mA
	Page/sector/mass erase	-	2.1	2.9	

1. 由设计保证，不在生产中测试。

表 5-19 存储器擦写次数和数据保持

符号	参数	条件	最小值 ⁽¹⁾	单位
N_{END}	擦写次数	$T_A = -40 \sim 105^{\circ}\text{C}$	100	kcycle
t_{RET}	数据保持期限	10 kcycle $T_A = 55^{\circ}\text{C}$	20	Year

1. 数据基于考核结果，不在生产中测试。

5.3.11. EFT 特性

表 5-20 EFT 特性

符号	参数	条件	等级
EFT to Power	-	IEC61000-4-4	4A

5.3.12. ESD & LU 特性

表 5-21 ESD & LU 特性

符号	参数	条件	典型值	单位
$V_{\text{ESD(HBM)}}$	静态放电电压(人体模型)	ESDA/JEDEC JS-001-2017	8	KV
$V_{\text{ESD(CDM)}}$	静态放电电压(充电设备模型)	ESDA/JEDEC JS-002-2018	2	KV
$V_{\text{ESD(MM)}}$	静态放电电压(机器模型)	JESD22-A115C	200	V
LU	静态 Latch-Up	JESD78E	200	mA

5.3.13. 端口特性

表 5-22 IO 静态特性

符号	参数	条件	最小值	典型值	最大值	单位
V_{IH}	输入高电平电压	$V_{CC}=1.7 \sim 5.5 V$	$0.7V_{CC}$	-	-	V
V_{IL}	输入低电平电压	$V_{CC}=1.7 \sim 5.5 V$	-	-	$0.3V_{CC}$	V
$V_{hys}^{(1)}$	斯密特迟滞电压	-	-	200	-	mV
I_{lkg}	输入漏电流	-	-	-	1	μA
R_{PU}	上拉电阻	-	30	50	70	$k\Omega$
R_{PD}	下拉电阻	-	30	50	70	$k\Omega$
$C_{IO}^{(1)}$	引脚电容	-	-	5	-	pF

1. 由设计保证，不在生产中测试。

表 5-23 输出电压特性

符号	参数 ⁽¹⁾	条件	最小值	最大值	单位
$V_{OL}^{(3)}$	COM IO 输出低电平	$I_{OL} = 20 \text{ mA}, V_{CC} \geq 5.0 \text{ V}$	-	0.6	V
		$I_{OL} = 8 \text{ mA}, V_{CC} \geq 2.7 \text{ V}$	-	0.4	
		$I_{OL} = 4 \text{ mA}, V_{CC} = 1.8 \text{ V}$	-	0.5	
$V_{OL}^{(3)}$	COM_L IO ⁽²⁾ 输出低电平	$I_{OL} = 10 \text{ mA}, V_{CC} = 1.8 \text{ V}$	-	0.5	V
		$I_{OL} = 20 \text{ mA}, V_{CC} \geq 2.7 \text{ V}$	-	0.6	
		$I_{OL} = 20 \text{ mA}, V_{CC} \geq 3.3 \text{ V}$	-	0.5	
		$I_{OL} = 20 \text{ mA}, V_{CC} = 1.8 \text{ V}$	-	0.5	
		$I_{OL} = 40 \text{ mA}, V_{CC} \geq 2.7 \text{ V}$	-	0.6	
		$I_{OL} = 40 \text{ mA}, V_{CC} \geq 3.3 \text{ V}$	-	0.5	
		$I_{OL} = 30 \text{ mA}, V_{CC} = 1.8 \text{ V}$	-	0.5	
		$I_{OL} = 60 \text{ mA}, V_{CC} \geq 2.7 \text{ V}$	-	0.6	
		$I_{OL} = 60 \text{ mA}, V_{CC} \geq 3.3 \text{ V}$	-	0.5	
		$I_{OL} = 40 \text{ mA}, V_{CC} = 1.8 \text{ V}$	-	0.5	
		$I_{OL} = 80 \text{ mA}, V_{CC} \geq 2.7 \text{ V}$	-	0.8	
		$I_{OL} = 80 \text{ mA}, V_{CC} \geq 3.3 \text{ V}$	-	0.7	
		$V_{OH}^{(3)}$	COM IO 输出高电平	$I_{OH} = 20 \text{ mA}, V_{CC} \geq 5.0 \text{ V}$	
$I_{OH} = 8 \text{ mA}, V_{CC} \geq 2.7 \text{ V}$	$V_{CC}-0.4$			-	
$I_{OH} = 4 \text{ mA}, V_{CC} = 1.8 \text{ V}$	$V_{CC}-0.5$			-	

- IO 类型可参考引脚定义的术语和符号。
- COM_L IO 电流 80 mA/60 mA/40 mA/20 mA 可软件设置。
- 数据基于考核结果，不在生产中测试。

5.3.14. NRST 引脚特性

表 5-24 NRST 管脚特性

符号	参数	条件	最小值	典型值	最大值	单位
V_{IH}	输入高电平电压	$V_{CC}=1.7 \sim 5.5 V$	$0.7V_{CC}$	-	-	V
V_{IL}	输入低电平电压	$V_{CC}=1.7 \sim 5.5 V$	-	-	$0.2V_{CC}$	V

符号	参数	条件	最小值	典型值	最大值	单位
$V_{hys}^{(1)}$	斯密特迟滞电压	-	-	300	-	mV
I_{lkg}	输入漏电流	-	-	-	1	uA
$R_{PU}^{(1)}$	上拉电阻	-	30	50	70	k Ω
$R_{PD}^{(1)}$	下拉电阻	-	30	50	70	k Ω
C_{IO}	引脚电容	-	-	5	-	pF

1. 由设计保证，不在生产中测试。

5.3.15. ADC 特性

表 5-25 ADC 特性

符号	参数	条件	最小值	典型值	最大值	单位
$I_{DD}^{(1)}$	功耗	$f_s = 1\text{Msps}$	-	1.0	-	mA
$C_{IN}^{(1)}$	内部采样和保持电容	-	-	5	-	pF
f_{ADC}	转换时钟频率	$V_{CC} = 1.7 \sim 2.3\text{V}$	1	4	8 ⁽²⁾	MHz
		$V_{CC} = 2.3 \sim 5.5\text{V}$	1	8	16 ⁽²⁾	MHz
$t_{smp}^{(1)}$	采样时间	$V_{CC} = 1.7 \sim 5.5\text{V}$	3.5	-	239.5	Tclk
$t_{conv}^{(1)}$	总转换时间	-	-	12	-	Tclk
$t_{eoc}^{(1)}$	转换结束时间	-	-	0.5	-	Tclk
ET	Total unadjusted error	$1.7\text{V} < V_{CC} < 2.3\text{V}$, $f_s = 0.5\text{Msps}$, $T_A = \text{entire range}$	-	4	5	LSB
		$2.3\text{V} \leq V_{CC} < 5.5\text{V}$, $f_s = 1\text{Msps}$, $T_A = \text{entire range}$	-	3	5	
EO	Offset error	$1.7\text{V} < V_{CC} < 5.5\text{V}$, $T_A = \text{entire range}$	-	2	3	LSB
EG	Gain error	$1.7\text{V} < V_{CC} < 5.5\text{V}$, $T_A = \text{entire range}$	-	4	8	LSB
ED	Differential linearity error	$1.7\text{V} < V_{CC} < 2.3\text{V}$, $f_s = 0.5\text{Msps}$, $T_A = \text{entire range}$	-	4	5	LSB
		$2.3\text{V} \leq V_{CC} < 5.5\text{V}$, $f_s = 1\text{Msps}$, $T_A = \text{entire range}$	-	2	3	
EL	Integral linearity error	$1.7\text{V} < V_{CC} < 2.3\text{V}$, $f_s = 0.5\text{Msps}$, $T_A = \text{entire range}$	-	3	5	LSB
		$2.3\text{V} \leq V_{CC} < 5.5\text{V}$, $f_s = 1\text{Msps}$, $T_A = \text{entire range}$	-	2	4	

1. 由设计保证，不在生产中测试。

2. 数据基于考核结果，不在生产中测试。

5.3.16. 比较器特性

表 5-26 比较器特性⁽¹⁾

符号	参数	条件		最小值	典型值	最大值	单位
V_{CC}	Input voltage range	-		1.7	-	5.5	V
V_{IN}	Input voltage range	-		0	-	V_{CC}	V
t_{START}	Startup time to reach propagation delay specification	High-speed mode		-	-	5	us
		Medium-speed mode		-	-	15	
t_D	Propagation delay	200 mV step; 100 mV overdrive	High-speed mode	-	40	70	ns
			Medium-speed mode	-	0.9	2.3	us
		>200 mV step; 100 mV overdrive	High-speed mode	-	-	85	ns
			Medium-speed mode	-	-	3.4	us
V_{offset}	Offset error	-		-	± 5	-	mV
V_{hys}	Hysteresis	No hysteresis		-	0	-	mV
		With hysteresis		-	20	-	
I_{DD}	Comparator consumption from V_{CC}	Medium-speed mode;	Static	-	5	7.5	uA
			With 50 kHz and ± 100 mV overdrive square signal	-	6	-	uA
		High-speed mode;	Static	-	250	400	uA
			With 50 kHz and ± 100 mV overdrive square signal	-	250	-	uA
I_{sleep}	Sleep power consumption	-	-	-	1	-	nA

1. 由设计保证，不在生产中测试。

5.3.17. 运算放大器特性

表 5-27 运算放大器特性

符号	参数	条件	最小值	典型值	最大值	单位
V_{CC}	供电电压		2.2	-	5.5	V
V_i	输入电压	-	0	-	V_{CC}	V
V_o	输出电压	-	0.1	-	$V_{CC}-0.2$	V
I_o	输出电流	-	-	-	2.2	mA
R_L	负载电阻	-	5 K	-	-	Ω
T_{start}	初始化时间	-	-	-	20	us
V_{io}	输入失调电压	$R_L=5K, C_L=25\text{ pF}$	-	± 8	-	mV
PM	相位裕度	$V_{CC} = 3.3V, V_i = V_o = V_{CC} / 2,$	-	80 ⁽¹⁾	-	Deg

符号	参数	条件	最小值	典型值	最大值	单位
		$R_L=5K, C_L=25pF$				
UGBW	单位增益宽	$V_{CC}=3.3V, V_i=V_o=V_{CC}/2,$ $R_L=5K, C_L=25pF$	-	5 ⁽¹⁾	-	MHz
SR	压摆率	$R_L=5K, C_L=25 pF$	-	8	-	V/us

1. 由设计保证，不在生产中测试。

5.3.18. 温度传感器特性

表 5-28 温度传感器特性

符号	参数	最小值	典型值	最大值	单位
$T_L^{(1)}$	V_{TS} linearity with temperature	-	± 1	± 2	$^{\circ}C$
Avg_Slope ⁽¹⁾	Average slope	2.3	2.5	2.7	mV/ $^{\circ}C$
V_{30}	Voltage at 30 $^{\circ}C$ ($\pm 5^{\circ}C$)	0.742	0.76	0.785	V
$t_{START}^{(1)}$	Start-up time entering in continuous mode	-	70	120	us
$t_{S_temp}^{(1)}$	ADC sampling time when reading the temperature	9	-	-	us

1. 由设计保证，不在生产中测试。

5.3.19. 内置参考电压特性

表 5-29 内置参考电压特性

符号	参数	最小值	典型值	最大值	单位
V_{REFINT}	Internal reference voltage	1.17	1.2	1.23	V
$t_{start_vrefint}^{(1)}$	Start time of internal reference voltage	-	10	15	us
$T_{coeff}^{(1)}$	Temperature coefficient	-	-	100	ppm/ $^{\circ}C$
$I_{VCC}^{(1)}$	Current consumption from V_{CC}	-	12	20	uA

1. 由设计保证，不在生产中测试。

5.3.20. ADC 内置参考电压

表 5-30 ADC 内置参考电压

符号	参数	条件	最小值	典型值	最大值	单位
V_{REF25}	Internal 2.5 V reference voltage	$T_A=25^{\circ}C, V_{CC}=3.3 V$	2.475	2.500	2.525	V
V_{REF20}	Internal 2.048 V reference voltage	$T_A=25^{\circ}C, V_{CC}=3.3 V$	2.027	2.048	2.068	V
V_{REF15}	Internal 1.5 V reference voltage	$T_A=25^{\circ}C, V_{CC}=3.3 V$	1.485	1.500	1.515	V
V_{REF10}	Internal 1.024 V reference voltage	$T_A=25^{\circ}C, V_{CC}=3.3 V$	1.014	1.024	1.034	V
$T_{coeff}^{(1)}$	Internal 2.5 V/2.048V/1.5 V/1.024V temperature coefficient	$T_A=-40 \sim 105^{\circ}C$	-	-	120	ppm/ $^{\circ}C$

5.3.21. 定时器特性

表 5-31 定时器特性

符号	参数	条件	最小值	最大值	单位
$t_{res}(TIM)$	Timer resolution time	-	1	-	$t_{TIMxCLK}$
		$f_{TIMxCLK} = 72\text{ MHz}$	13.888	-	ns
f_{EXT}	Timer external clock frequency on CH1 to CH4	-	-	$f_{TIMxCLK}/2$	MHz
		$f_{TIMxCLK} = 72\text{ MHz}$	-	36	
Res_{TIM}	Timer resolution	TIM1/14/16/17	-	16	Bit
$t_{COUNTER}$	16-bit counter clock period	-	1	65536	$t_{TIMxCLK}$
		$f_{TIMxCLK} = 72\text{ MHz}$	0.013888	910	us

表 5-32 LPTIM 特性(时钟选择 LSI)

预分频	PRESC[2:0]	最小溢出值	最大溢出值	单位
/1	0	0.0305	1998.848	ms
/2	1	0.0610	3997.696	
/4	2	0.1221	8001.946	
/8	3	0.2441	15997.338	
/16	4	0.4883	32001.229	
/32	5	0.9766	64002.458	
/64	6	1.9531	127998.362	
/128	7	3.9063	256003.277	

表 5-33 IWDG 特性(时钟选择 LSI)

预分频	PR[2:0]	最小溢出值	最大溢出值	单位
/4	0	0.122	499.712	ms
/8	1	0.244	999.424	
/16	2	0.488	1998.848	
/32	3	0.976	3997.696	
/64	4	1.952	7995.392	
/128	5	3.904	15990.784	
/256	6 or 7	7.808	31981.568	

表 5-34 WWDG 特性(时钟选择 72MHz PCLK)

预分频	WDGTB[1:0]	最小溢出值	最大溢出值	单位
1*4096	0	0.057	3.641	ms
2*4096	1	0.114	7.282	
4*4096	2	0.228	14.564	
8*4096	3	0.455	29.127	

5.3.22. 通讯口特性

5.3.22.1. I²C 总线接口特性

I²C 接口满足 I²C-bus specification and user manual 的要求:

- 标准模式 (100 kHz)
- 快速模式 (400 kHz)
- 快速增强模式(1MHz)

时序由设计保证, 前提是 I²C 外设被正确的配置, 并且 I²C CLK 频率大于下表要求的最小值。

表 5-35 最小 I²C CLK 频率

符号	参数	条件	最小值	单位
f _{I2CCLK(min)}	最小 I ² C 模块时钟频率	标准模式	24	MHz
		快速模式	8	
		快速增强模式 ⁽¹⁾	16	

1. R_L(SDA/SCL 外部上拉电阻): 1KΩ

I²C SDA 和 SCL 管脚具有模拟滤波功能, 参见下表。

表 5-36 I²C 滤波器特性

符号	参数	最小值	最大值	单位
t _{AF}	限制过滤器抑制的尖峰持续时间 (短于限制持续时间的尖峰被抑制)	50	260	ns

5.3.22.2. 串行外设接口 SPI 特性

表 5-37 SPI 特性

符号	参数	条件	最小值	最大值	单位	
f _{SCK} 1/t _{c(SCK)}	SPI 时钟频率	全双工模式	只发或只收	-	36	MHz
			同时收发	-	24	
t _{r(SCK)} t _{f(SCK)}	SPI 时钟上升和下降时间	负载电容: C = 15 pF	-	6	ns	
t _{su(NSS)}	NSS 建立时间	从机模式, presc = 2	2Tpclk	-	ns	
t _{h(NSS)}	NSS 保持时间	从机模式, presc = 2	2Tpclk	-	ns	
t _{w(SCKH)} t _{w(SCKL)}	SCK 的高低电频时间	主机模式, presc = 2	Tpclk - 2	Tpclk + 1	ns	
t _{su(MI)} t _{su(SI)}	数据输入建立时间	主机模式	1	-	ns	
		从机模式	3	-		
t _{h(MI)} t _{h(SI)}	数据输入保持时间	主机模式	5	-	ns	
		从机模式	2	-		
t _{a(SO)}	数据输出访问时间	从机模式	0	3Tpclk	ns	
t _{dis(SO)}	数据输出结束时间	从机模式, presc = 2	2Tpclk	-	ns	
t _{v(SO)}	数据输出有效时间	从机模式	0	20	ns	
t _{v(MO)}	数据输出有效时间	主机模式(使能边沿之后)	-	5	ns	

符号	参数	条件	最小值	最大值	单位
$t_{h(SO)}$	数据输出保持时间	从机模式	2	-	ns
$t_{h(MO)}$		主机模式	1	-	
DuCy(SCK)	SPI 从机输入时钟占空比	从机模式	45	55	%




图 5-3 SPI 时序图—slave mode and CPHA=0




图 5-4 SPI 时序图—slave mode and CPHA=1





图 5-5 SPI 时序图-master mode


Puya Confidential

6. 封装信息


6.1. QFN24 封装尺寸



6.2. SSOP24 封装尺寸



7. 订购信息



8. 版本历史

版本	日期	更新记录
V0.5	2023.11.09	初版
V0.6	2023.11.29	1. 更新产品特性及功能描述
V0.7	2024.03.01	1. 更新表5-10, 表5-16信息
V0.8	2024.05.29	1. 新增 QFN24 封装 2. 更新表 5-37
V0.9	2024.06.12	1. 更新表 5-5: V_{cc} 下降速度变更



Puya Semiconductor Co., Ltd.

声 明

普冉半导体(上海)股份有限公司(以下简称:“Puya”)保留更改、纠正、增强、修改 Puya 产品和/或本文档的权利,恕不另行通知。用户可在下单前获取产品的最新相关信息。

Puya 产品是依据订单时的销售条款和条件进行销售的。

用户对 Puya 产品的选择和使用承担全责,同时若用于其自己或指定第三方产品上的,Puya 不提供服务支持且不对此类产品承担任何责任。

Puya 在此不授予任何知识产权的明示或暗示方式许可。

Puya 产品的转售,若其条款与此处规定不一致,Puya 对此类产品的任何保修承诺无效。

任何带有 Puya 或 Puya 标识的图形或字样是普冉的商标。所有其他产品或服务名称均为其各自所有者的财产。

本文档中的信息取代并替换先前版本中的信息。

普冉半导体(上海)股份有限公司 - 保留所有权利